(19) 日本国特許庁 (JP)

① 特許出願公開

⑫-公開特許公報(A)

昭58—111190

f) Int. Cl.³G 11 C 17/00

識別記号 101 庁内整理番号 6549-5B 砂公開 昭和58年(1983) 7月2日

発明の数 1 審査請求 未請求

(全 7 頁)

Ø横型ダイナミツクROM

创特

願 昭56-209237

22出

頭 昭56(1981)12月25日

@発 明 者 松原清

小平市上水本町1450番地株式会

社日立製作所武蔵工場内

切出 願 人 株式会社日立製作所

東京都千代田区丸の内1丁目5

番1号

仍代 理 人 弁理士 薄田利幸

男 殿 書

発明の名称「模型ダイナミック R O M 特許請求の範囲

1. 複数のデータ線とこれらのデータ線に交差する複数のワード線と上記データ線とワード線との交点に書込情報に応じて設けられたMOSFETとによって構成された記憶アレイと、上記各テータ線に対応して設けられたデータ線ディスチャージMOSFETとを備えた模型ダイナミックBOMにおいて、上記データ線のディスチャージを選択されたデータ線についてのみ行なうようにしたことを特徴とする模型ダイナミックBOM。

2. 上記模型ポイナミックROMは、相構型MO S集積回路で構成されるものであることを特徴と する特許請求の範囲第1項記載の模型ダイナミッ クROM。

3. 上記データ線ディスチャージMOSFETには、データ線過択信号を受けるMOSFETが直

列に接続されるものであることを特徴とする特許 情求の範囲第1又は第2項記載の模型チイナミックROM。

発明の詳細な説明

この発明は、MOSPBT(過激ゲート型電界 効果トランジスタ)で構成された機型ダイナミック LOM(リード・オンリー・メモリ)に関する。

ROMにおけるメモリアレイを相補型MOS (以下OMOSと称する)回路から構成する場合、 電源端子間における貫通電流経路が実質的に形成 されなくなることから、回路は低消費電力に形成 しかしながら、この場合、メモリアレイが、複数 のpチャンネル型MOSFETとこの複数のpチャンネル型MOSFETとこの複数になれた対応された対応された対応された 変数のnチャンネル型MOSFETとから構成されることになるので、比較的多くの回路架子が必 板とされることになる。回路架子数が大きいる 板とされることになる。回路架子数が大きに によって、半導体集積回路を形成する半導体を の大きさを大きくせざるを得なくなってくる。逆 に、半導体基板の寸法が削限されている場合には、 その半導体基板上に形成することのできる回路規模が制限される。

これに対し、メモリアレイにおける記憶セルとしてのNOSPETをロチャンネル型MOSPETの子のような一方のチャンネル型のNOSPETのみから構成する場合、これに応じて回路架子数を比較的減少させることができる。しかしながら、この場合、回路の消費電力が比較的大きくなってくる。このような消費電力の大きいROMは、低消費電力が1つの特長であるOMOS回路とともに1つの半導体基板上に集積回路化するには違さない。

従ってこの発明の1つの目的は、低消費電力化 を図ることができる模型ダイナミックROMを提供することにある。

この発明の他の目的は、OMOS回路とともに 半導体集積回路化するのに適する横型ダイナミックROMを提供することにある。

この発明の他の目的は、回路業子数の増加が比較的小さい模型ダイナミックNONを提供すると

れ、そのゲートがワード線に接続され、そのソースが基準電位線に接続されている。

各NISPETQ::: ないしQ::: は、ワード 輝を介して供給される選択レベルの信号によって オン状態になるように、それぞれの低いしまい値 電圧が比較的低く設定される。

データ級D。とワード級W」との交点のように、 選択されるべきでない交点には、実質的にMOS PBTは配置されない。なか、MOS集積回路装 他にかいて、入力信号レベルに関係なくオブ状態 を維持するMOSPBT構造は、実質的にMOS PBTが存在しないと等値である。従って、上記 データ級D。とワード級W」との交点のような選択されるべきでない交点には、高しさい値電圧の MOSPBTが形成されていても良い。

メモリアレイMAを構成する上記MOSPETQ111ないしQ142は、特に創設されないが、ロチャンネル型とされ、後述するMOSPETとともにOMOS集積回路技術によって1つの半導体基板上に形成される。半導体基板は、例えば1型

とにある。

この発明の更に他の目的は、以下の説明及び図 面から明らかになるであるう。

以下、この発明を実施例とともに詳細に説明する。

第1図には、との発明の一実施例の回路図が示されている。

同図において、MAはメモリアレイ、O8Wは カラムスイッチ回路である。

メモリアレイNAは、複数のデータ線D」ないしD。、複数のデータ解D,ないしD。のそれぞれにそうように延長された基準電位線GL,ないしGL。、及びデータ線D」ないしD。に対して交差するように延長された複数のワード線W。ないしW。を持っている。データ線D,ないしD。とワード線W。ないしW。との各交点のうちの書き込み情報に対応して選択された交点に、記憶セルとしてのMOSFBTQ;;; ないしQsst 配置されている。各MISFBTQ;; ないしQsst 配置されている。各MISFBTQ;; ないしQsst のそれぞれは、そのドレインがデータ線に接続さ

単結晶シリコンから構成される。pチャンネル型MOSFETは、このp型半導体基板上に形成される。nチャンネル型MOSFETは、p型半導体基板上に形成されたp型ウエル領域に形成される。メモリアレイMAを構成するMOSFET Q111 ないしQ142 は後で説明するディスチャージMOSFET Qp1ないしQ04とともに、1つの共通のp型ウエル領域に形成される。

メモリアレイMAにおいて、ワード銀W」ないしW。とデータ級D」ないしD。の各交点は、後の説明から明らかとなるように、各記憶者地と対応される。MOSPETが配置された交点は、情報、1 を保持しているとみなされ、MOSPETが配置されていない交点は、情報、0 を保持しているとみなされる。

上記データ銀 D_1 ないし D_2 には、プリチャージ回路 P_1 のが要続されている。プリチャージ回路 P_2 のはプリチャージ M_1 の M_2 を M_3 を M_4 から 構成されている。 これらのプリチャージ M_4 の M_4 を M_5 を M_6 M_6 を M_6 M_6

MOSFETによって構成されている。これらの プリチャージMOSPET Q_{p_1} ないし Q_{p_4} のゲー トには、プリチャージパルス $\overline{\phi_p}$ が印加される。

上記のメモリアレイを構成するメモリMO8FETのうち、1つのデータ線に接続されたMO8FET、例えばデータ線D」に接続されたMO8FETQ」」、Q」III、のソースは基準電位線GL」を介してディスチャージMO8FETQ」に接続されている。他のデータ線D。ないしD。に対応する基準電位線GL。ないしGL。に対しても同様なディスチャージMO8FETQ」。ないしQ」。が設けられている。これらのディスチャージMO8FETQ」。ないしQ」。のよいおけられている。これらのディスチャージMO8FETQ」。ないしQ」。

各ワード級W,ないしW。は、Xアドレスデコーが回路2の出力増子にそれぞれ接続されている。 Xアドレスデコーが回路2は、図示しないXアドレスペッファ回路からのアドレス信号AIを受けて、1つのワード級を選択する。

難MOS 3回路から構成されている。

また、出力回路もは、特に制限されないが、第4回の実施例回路に示すように、カラムスイッチMOSFETQ₆₁ないしQ₆₄を介した各データ羅ヴ₄ないしD'₆が共通化(ワイヤード・オア)された共通データ 羅OB、入力増子が共通データ羅OBに接続されのMOSインパータで構成された出力パッファ回路DOB、及び pチャンネルMOSFETで構成されたブリチャージMOSFETQ₈₅から構成されている。

第1図の実施例回路において、その低消費電力化を図るために、上記ディステャージMOSPETQ $_{01}$ ないし Q_{04} のゲートには、ディステャージベルス ϕ_{1} と、データ無選択信号 Y_{11} ないし Y_{12} を受けるアンドゲート回路 G_{11} ないし G_{12} が設けられている。

これらのアンドゲート回路G;ないしG。は、特に制限されないが、第3図の実施例回路にアンドゲート回路G;を代表として示すように、上記ディスチャージパルスチ。とデータ被選択信号Y;とをそれぞれ受ける並列形態のpチャンネルMO 8FBTQn, Qn及び直列形態のnチャンネル データ縁 D_a ないし D_a は、カラムスイッチ回路O 8 Wを通して出力回路4 の入力端子に接続されている。カラムスイッチ回路O 8 Wは、図示のようにM O 8 F E T Q_{a_1} ないし Q_{a_4} から構成されている。これらのカラムスイッチM O 8 F E T Q_{a_1} ないし Q_{a_4} は、特に創版されないが、n チャンネル型から構成されている。

そして、これらのカラムスイッチMOSFET Q_{a1} ないし Q_{a4} のゲートは、YT ドレスデコーダ 回路 S の出力端子にそれぞれ接続されている。

上記Yアドレスデコーダ回路3は、図示しない Yアドレスパッファ回路からのアドレス信号Ai を受けて、1つのカラムスイッチMOSFETを 選択する。

X、Yアドレスデコーダ回路 2、 3 は、特化制 扱されないが、第 2 図の実施例回路に示すように、 ゲートにアドレス信号 A i が供給される並列形態 の p チャンネルM O S P B T Q i ないし Q a と、 直列形態の n チャンネルM O S P B T Q i ないし Q iz で構成されたスタティック型 O M O S [相補

MOSFBTQ₃₃. Q₃₄ とで構成されたOMOS アンド回路と、その出力に設けられたOMOSイ ンパータ回路とで構成されている。

次に、第1図の実施例国路の動作を第5図のタイミング図に従って説明する。

リアレイMAに直流電流が流れることはない。

出力パッファ回路DOBの出力D_{ουτ}は、時刻
t。 において共通データ銀〇Bがブリチャージされ始めることに応じて、すなわち共通データ級
O Bがハイレベルにされることに応じて第5図F
に示されたようにロウレベルにされる。

時刻1. にかいてXアドレスデコーダ回路2及びYアドレスデコーダ回路3に供給されるアドレス信号が更新されると、これに応じてワード線W1ないしW。のうちの更新されたアドレス信号に対応された1つがほど電源電圧Vccに等しいようなハイレベルすなわち選択レベルにされる。同様にカラム割御線Y1ないしY。のうちの更新されたアドレス信号に対応された1つが選択レベルにされる。

従って、メモリアレイMA内の選択されたワード部に接続されたMOSFET及びカラムスイッチ回路OSW内の1つのMOSFETがオン状態にされる。例えば、ワード部W。とカラム制御額Y。が選択されたなら、これに応じてメモリアレ

すなわち、ディスチャーツパルスチョがハイレベルにされると、これに応じてディスチャーツMOSPETQ₀₁がオン状態にされる。MOSPETQ₀₁がオン状態にされることによって、データ 離D₁のブリチャーツ電荷は、記憶セルとしての MOSPETQ₁₁₁、基準電位線GL,及びMOSPETQ₁₁₁、基準電位線GL,及びMOSPETQ₀₁を介して放電させられるようになる。その結果、データ離D₁の電位は、第5図Dに実 趣によって示されたようにロウレベルにされる。

第4図に示された共通データ線OBにかける電荷は、オン状態にされているカラムスイッチMOSPETQai及びデータ線を介して放電させられる。すなわち共通データ線OBは、その電位がロウレベルにされる。出力パッファ回路DOBの出力Voutは、共通データ線OBがロウレベルにされることによって第5図Fに突線で示されたようにハイレベルにされる。

一方、例えば、ワード銀W。とデータ級D₁が 選択されたとすると、このワード級W₂とデータ 級D₁との交点にメモリMOSPETが形成され イMA内のMOSFETQ₁₁₁, Q₁₁₂ 及びカラ ムスイッチ回路OSW内のMOSFETQ₆₁がオ ン状態にされる。

次化、第5図Bに示されたように、時刻 t 。に かいてディスチャージパルス ϕ_D がほど電源電圧 V_{DD} に等しいようなハイレベルにされると、図示 された回路の動作は次のようになる。

すなわち、ディスチャージパルス f p がハイレベルにされることによって、アンドゲート回路ひれたカラム制御癖に対応されたカラム制御癖に対応されたアンドゲート回路の出力がハイレベルにされる。これに応じてディスチャージMOSPBTQp 1 ないし Qp 4 のうちの 1 つがオン状態にされる。選択されるペきデータ綴の電位は、メモリアレイMAにかけるMOSFBTによって決定されるようになる。また共通データ綴OBの電位は、選択されるペきデータ綴の電位によって決められるようになる。

例えば、ワード線∀, とカラム制御線Y, とが 選択されているなら、次のようになる。

ていないので、ディスチャージMOBFBTQDIがオン状態にされてもデータ線DIの電荷は放電させられない。そのため、データ線DIの電位は第5図Dに破線で示されたようにハイレベルのまったされる。データ線DIが充電状態に置かれるととによって共通データ線OBの電荷も放電させられない。との場合共通データ線がハイレベルに維持されるため、読み出し出力信号Doutは第5図Fに破線で示されたようにロウレベルとなる。

時刻t。 にかいてプリチャージベルス 4。 がロ ウレベルにされると、再び前記のような回路動作 が開始される。

その結果、読み出し動作に関係のないデータ線、 すなわち非選択のデータ線、の充電々荷の放電が 禁止される。 例えばワード級W」とデータ級D」が選択されたとき、非選択のデータ級D』に接続されたMOSFETQ」」。がオン状態にされる。このときデータ級D』の売電々荷は、それに対応されたディスチャージMOSFETQ」がオフ状態に維持されていることによって放電させられない。すなわち、データ級D』の電位は、第5図Bに実践で示されたようにブリチャージレベルに維持される。

このように、非選択のデータ級の充電々荷の放電を禁止すると、プリテャージパルスチ。によって再びプリチャージ動作が開始されたときのプリテャージ電流を比較的大きく減少させることができるようになる。

その結果、無駄なブリチャージ電視及びディス チャージ電流に対応する無駄な消費電視の発生を 防止することができるようになり、回路を充分に 低消費電力化することができるようになる。

特に、この実施例図路のように、OMO8回路で模型ダイナミックROMを構成した場合には、 図路全体の消費電流が小さいことから、上記の防

様配線に誘起される雑音は、比較的大きいレベル になる。この電源配線にかける大きいレベルの維 音は、浮遊容量を介して半導体集積回路内の信号 配線に与えられてしまう。またこの雑音は、電源 配線と半導体基板もしくはり型ウエル領域のよう な半導体基板もしくは半部体領域に与えられてしまう。 十導体基板もしくは半導体領域に与えられてしまう。 では、一ジンが減少されて しまうことになる。信号線。半導体基板及び種々 の半導体領域に与えられる雑音レベルが落るしく 大きい場合、それによって回路が調動作させられて しまう。

この実施例によると、ブリチャージ電流が減少 されることによって、上記のような雑音が充分に 小さいレベルにされる。

との発明は、前記実施例に限定されない。

上記アンドゲート G, ないし G。 K え、その 景子数低減のために、第 6 図又は第 7 図の実施例 回路のように変形するものとしてもよい。

. 第6凶の実施例回路では、データ線選択信号Y。

止された無効電流の占める割合が比較的大きいので、その低消費電力による効果が著しく高いこと になる。

ちなみに、OMOS回路の貫通電洗値に対して データ級の充放電電洗値は、約1桁大きいもので ある。

この実施例に従うと、ペルス電流としてのブリチャージ電流のレベルが低下されることによって、 回路の望ましくない動作を良好に防ぐことができるようになる。

すなわち、ブリチャージ電流は、半導体基板上 に形成される蒸着アルミニウム層からなるような 電源配線を介して供給されることになる。半導体 集積回路にかける電源配線が無視し得ない抵抗、 インダクタンスを持つこと及び半導体集積回路に 電源電圧を供給するための電源が無視し得ない出 カインピーダンスを持つことによって、ブリチャージ電流は、電源配線に維音とみなされる望まし くない電位変動を生じさせることになる。ブリチャージ電流が大きい場合、半導体集積回路内の電

ないし Y_a が、それぞれディスチャージパルス \emptyset_B を受けるトランスファゲートMOSFET Q_{10} ないし Q_{11} を通してディスチャージMOS FET (図示せず) Q_{D1} ないし Q_{D4} のゲートに伝えられる。そして、ブリチャージ期間にこれらの MOSFET Q_{D1} ないし Q_{D4} をリセットするためのMOSFET Q_{14} ないし Q_{17} が設けられている。

これらのMOSFETQu ないしQu は、例え はnチャンネルMOSFETで構成され、ゲート に上記プリチャージパルスチ。が印加される。

これにより、一つのデータ器について2個のMOSFETすなわち減少された数のMOSFETによって上記アンドゲート回路と同様な動作を行なわせることができる。

第7図の実施例回路では、上記ディスチャージ $MOSFETQ_{p_1}$ ないし Q_{p_4} と直列にデータ線送択信号 Y_1 ないし Y_4 を受ける $MOSFETQ_{10}$ ないし Q_{24} が設けられている。この場合には、一つのデータ線について1個のMOSFETによっ

て上記アンドゲート回路と同様な動作を行なわせることができる。


第8回は、他の実施例の回路図である。この実 差例では、ディスチャーツ回路 D O を構成するデ ィスチャージMOSFETQo,ないしQo,が、餌 1 図に示されたようなメモリアレイMAとカラム スイッチ回路OSWとの間に配置される。ディス チャージMOSFETQ,,ないしQ,,は、第6図 に示されたような回路を構成するMOSPET。 Q;;ないしQ;;によって駆動される。この第8図 の構成に従うと、第1因に示されたような丫アド レスデコーダ回路 3 からMOSFET Q10 ないし Quatでの配線を短かくさせることができ、その 結果、半導体基板表面に延長される配線面積を減 少させることができる。また、Yアドレスデコー **ず回路3の出力端に結合される配線容量を減少さ** せることができ、回路の動作速度を向上させると とができる。

第9図は、更に他の実施例の回路図である。 この実施例では、第7図の実施例の回路と第1

図は、それぞれこの発明の他の一実施例を示す要 部回路図である。

2 ··· X アドレスデコーダ回路、 3 ··· アドレスデコーダ回路、 4 ··· 出力回路。

代理人 弁理士 存 田 利 学



また、周辺回路は、種々変形できるものである。


図に示されたようなカラムスイッチ回路とが実質

的に一体にされたと等価である。この実施例では、

この発明は、模型ダイナミックROMに広く利用することができる。

図面の簡単な説明

第1 図は、この発明の一実施例を示す回路図、 第2 図は、そのアドレスデコーダ回路の一実施例 を示す回路図、第3 図は、そのアンドゲート回路 の一実施例を示す回路図、第4 図は、その出力回 路の一実施例を示す回路図、第5 図は、その助作 タイミング図、第6 図。第7 図。第8 図及び第9



			• :
			٠.
			-
	·		
	·		
			•

Entgegenhaltung 1

HORIZONTAL TYPE DYNAMIC ROM

Patent Number:

JP58111190

Publication date:

1983-07-02

G11C17/00

Inventor(s):

MATSUBARA KIYOSHI

Applicant(s):

HITACHI SEISAKUSHO

Requested Patent:

□ JP58111190

Application

JP19810209237 19811225

Priority Number(s):

IPC Classification:

EC Classification:

Equivalents:

Abstract

PURPOSE:To save power consumption by providing memory cell MOSTs to the intersections between plural data lines and plural word lines and also providing a precharging MOST and a discharging MOST to each data line to discharge only a selected data line.

CONSTITUTION:An memory array MA is provided with plural data lines D1-D4, plural word lines W1-W4 intersected with the data lines and MOSTs Q111-Q142 provided to the intersections. In addition, data line precharging MOSTs QP1-PP4 and data line discharging MOSTs QD1-DD4 to constitute a vertical type dynamic ROM. Only a selected data line is discharged and the discharge of unselected charge is inhibited. Thus useless current consumption corresponding to useless precharging current and discharging current can be prevented from being generated and the circuit can be used at a low power consumption.

Data supplied from the esp@cenet database - 12

DOCKET NO: GR95P2133 Re
SERIAL NO: 09/783, 183
APPLICANT: Sedlak
LERNER AND GREENBERG P.A.
P.O. BOX 2480
HOLLYWOOD, FLORIDA 33022
TEL. (954) 925-1100